test

在製程進入深次微米世代之後，晶片（IC）設計的高複雜度及系統單晶片（SOC）設計方式興起。此一趨勢使得如何確保IC品質成為今日所有設計從業人員不得不面臨之重大課題。靜態時序分析（Static Timing Analysis簡稱STA）經由完整的分析方式判斷IC是否能夠在使用者的時序環境下正常工作，對確保IC品質之課題，提供一個不錯的解決方案。然而，對於許多IC設計者而言，STA是個既熟悉卻又陌生的名詞。本文將力求以簡單敘述及圖例說明的方式，對STA的基礎概念及其在IC設計流程中的應用做詳盡的介紹。

 

什麼是STA？

STA的簡單定義如下：套用特定的時序模型（Timing Model），針對特定電路分析其是否違反設計者給定的時序限制（Timing Constraint）。以分析的方式區分，可分為Path-Based及Block-Based兩種。